m2014-q4h

Implement the following circuit:

Exams_m2014q4h

solution

1
2
3
4
5
module top_module (
    input in,
    output out);
	assign out = in;
endmodule
FPGA
#verilog #FPGA
m2014-q4h
http://456-xiao.github.io/2024/09/07/m2014-q4h/
作者
xyh
发布于
2024年9月7日
许可协议